Searching PAJ 1/1 ページ

# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 63-090962(43)Date of publication of application: 21.04.1988

(51)Int.Cl. H04N 1/393


(21)Application number : 61–236269 (71)Applicant : FUJI XEROX CO LTD (22)Date of filing : 06.10.1986 (72)Inventor : YAMAMOTO SUSUMU

#### (54) IMAGE REDUCING CIRCUIT

#### (57)Abstract:

PURPOSE: To obtain a satisfactorily reduced image by a simple circuit constitution, by determining a signal state by a decision of majority based on picture information of a three-picture element portion, in case of producing the picture information of a one-element portion from the picture information of a two-picture element or three-picture element portion.

CONSTITUTION: When a picture element which becomes an object of reduction consists of two picture elements, it becomes three picture elements by adding one adjacent picture element one picture element of them, and with regard to these picture elements a decision by majority of picture information is executed. That is to say, when the decision by majority is executed by a group of two picture elements each, four picture elements of the right side become a 'draw', and with regard to the picture element 2 which has been changed, a signal state cannot be determined. Therefore, as for such a picture element, a decision by majority is executed with regard to total three picture elements which added one adjacent element and they become picture elements after a change. In this case, even if the decision by majority is executed suddenly with regard to the three picture elements, the same result is obtained. In this way, a collapse of an image and an omission of picture information are minimized, and a satisfactorily reduced image can be obtained.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出顧公開

# ⑫公開特許公報(A)

昭63-90962

⑤Int.Cl.⁴

識別記号

庁内整理番号

母公開 昭和63年(1988)4月21日

H 04 N 1/393

7170-5C

審査請求 未請求 発明の数 2 (全7頁)

・
の発明の名称 画像縮小回路

②特 願 昭61-236269

②出 願 昭61(1986)10月6日

砂発 明 者 山 本

進

埼玉県岩槻市大字岩槻1275番地 富士ゼロツクス株式会社

岩槻事業所内

⑪出 顋 人 富士ゼロツクス株式会

東京都港区赤坂3丁目3番5号

社

郊代 理 人 弁理士 山内 梅雄

明知 曹

1. 発明の名称

画像缩小回路

## 2. 特許請求の範囲

2. 菌素変更手段は隣接した2 画素を1 画素に 変更する際、前記2 画素のいずれかと隣接する1 画素を加えた3 画素を用いて多数決により変更後の1 画素の信号状態を決定することを特徴とする 特許請求の範囲第1項記載の画像縮小回路。

3、各ラインを構成する画素の各々が2質の信

4. 画素変換手段は連続した奇数個の画案を1 画素に変換する際にはこの奇数個の画素を1の画素を1ので多数決をとり、偶数個の画素を1 画素に変換する際には、それらの画素のいずれかとまるを1 画素を加えた画素の信号状態について多数決をとることを特徴とする特許請求の範囲第3項記載の画像縮小回路。

5. 多数決をとる画素変換手段は、一部の画信号を同数ずつの互いに反対の状態の信号に強制的

### 特開昭63-90962 (2)

に固定させることによって、多数決の対象となる 画信号の数を実質的に変更させることを特徴とす る特許請求の範囲第 4 項記載の画像縮小回路。

3. 発明の詳細な説明

「産業上の利用分野」

本発明はファクシミリ装置や画像読取装置における場合のように、イメージスキャナで読み取った画信号等を基にして画像の縮小を行う画像縮小回路に関する。

「徒来の技術」

例えばCCD(Charge Coupled Devices)等の競取者でにCDD(Charge Coupled Devices)等の競取者を用いて1ラインずつ画像の読み取りを行う画像競取装置では、画像の出力を行う用紙サイズの関係で画像の出力を行うことがある。ライズを関係で重査方向にで画素数を確した。指定された6画素を3画素が存在したさせる。ならではいるでは、これを説明する。ならではない方向に50%の縮小の対象となる画素の割合を適宜

減少させればよい。

ところで第8図に示した方法では、6個の画素 1を1つ置きに削除して、3個の画素2に変更する。ここで白丸は白色(地色)の画素を表わして おり、黒丸は黒色(印字される色)の画素を表わ している。

これに対して第9図に示した方法では、6個の 画素を隣接する2画素ずつのグループに分け、こ れら2画素ずつの論理和をとって3個の画素2に 変換する。

「堯明が解決しようとする問題点」

ところが前者の方法では、第8図に示した例によると思の画素が白の画素よりも倍の数存在したものが、変換後にはその関係が逆転している。すなわち、この方法では無作為に画素の削除を行うので、有効な画情報が欠落してしまうという問題がある。

通常の文書では、白の画素に対して黒の画素の 占める割合が少ない。そこで黒の画素情報をなる べく失わないようにしようとする考えがあり、第

9 図に示した方法はこの考えに基づくものである。 ところが第9 図に示した例からも分かるように、 この方法では黒の画業に挟まれた白の画業が脱落 するおそれがあり、画像に潰れが発生する危険性 がある。

そこで、本発明の第1の目的は、画像になるべく潰れが発生することなく、2 画素ないしは3 画素を1 画素に変更することのできる画像縮小回路を提供することにある。

また本発明の第2の目的は、例えば1両素から4 画素を捨てて3 画素に変更するような場合にも、画情報の欠落を最小限に抑えることのできる画像縮小回路を提供することにある。

「問題点を解決するための手役」

第1の目的を遠成するために第1の発明の画像 縮小回路では、縮小の対象となる画素が2画素で あった場合には、いずれかの画業に隣接した1画 素を加えて3画素とし、これらの画素について画 情報の多数決を採る。縮小の対象となる画素の数 が3画素のときには、これに1画素を加えること なく、多数決をとればよい。

第1 図はこの第1 の発明を説明するためのものであり、第8 図に対応するものである。破線とよりでありた2 画素ずつのグループで多数分け"とならなりの画素について信号状態を決定することが変できない。そこでのよう3 画素について多数決をとり、変更後の画素とする。この例の場合に結果をより、変更という3 画素についても同じ結果が得られる。

同様に第2図は第9図に対応したものである。 第9図に示した一番左側とその右降の画素1、1 に対する変更後の画素2は、破線で示した左降に 存在する画素の信号状態によって白の画素か黒の 画素のいずれかに決定されることになる。

次に第2の目的を達成するための第2の発明における画像縮小回路には、(i)画素の数の減少処理を行う箇所を指定する画素処理箇所指定手段と、(ii)この画素処理箇所指定手段によって指

定された箇所の連続したN個の画素をこれよりかないM個の画素に変換する際、複数の連続した合物を表を1画素に減少させる1または複数の組み合わせでこれを実現することにし、それぞれについ素の数決でその1画素を選択する際には前記した多数決の原理を用いることにする。

画素 3 を白丸とした。

このように本発明によれば、画像の潰れや画情 報の欠落を最小限にし、良好な縮小画像を得るこ とができる。

#### 「実施例」

以下実施例につき本発明を辞細に説明する。 「第1の実施例」

クロック入力端子CKには、他の入力端子17に 供給されたクロック信号18が入力されるように なっている。徒って、画信号12はクロック信号 18に同期して1画素ずつD・フリップフロップ 13~15にシフトされて取り込まれ、3画素分 の信号状態が多数決回路15に供給されることに なる。

 ータセレクタ28に供給されて、出力端子Q:から出力される画信号29と多数決回路16から出力される多数決信号31との選択が行われる。シーケンス回路25から出力されるクロック無効信号32は、2入力アンド回路33に供給され、クロック信号18と論理確がとられる。

以上の結果として、データセレクタ 2 8 からは 縮小処理後の画信号 3 4 が出力され、アンド回路 3 3 からはこの画信号 3 4 を転送するための出力 クロック信号 3 5 が出力される。 2 つの出力端子 3 6、 3 7 に現われたこれらの信号 3 4、 3 5 は、 例えば図示しないプリンタに供給され、そのバッ ファメモリに著えられたのち、 1 ラインずつ記録 されることになる。

第 5 図は、以上のような構成の画像縮小回路の動作例を説明するためのものである。同図 a は第 3 図で入力端子 l l に供給されたクロック信号 l 8 の発生タイミングを表わしている。 3 つのD・フリップフロップ l 3 ~ l 5 の出力端子 Q 2 ~ Q 2 からは、第 5 図 b ~ d に示したように l 画素

分ずつ遅延された画信号29、38、39が出力されることになる。多数決回路16はこれらの画信号29、38、39に対して、全区間にわたり多数決信号31を出力する。

後続する図示しない回路では、第.5 図 g に示した画信号 3 4 を出力クロック信号 3 5 でサンプリングし、画素数が減少した(この図の部分では1 画素分の減少)画信号を得ることになる。

ケンス回路 7 5 は例えば R O M によって構成されており、計数値データ 7 4 と第 3 の入力増子 5 3 に供給された箱小指示信号 7 6 をアドレス情報として 3 種類の制御信号 7 7 ~ 7 9 を出力する。

以上のような画像縮小回路の動作の一例を次に 第7図を用いて説明する。 「第2の実施例」

一方、第2の入力端子52に供給されたクロック信号63は2入力アンド回路71の一方の入力になる他、インバータ72によって論理を反転されてカウンタ回路73に供給され、ここでクロック数が計数される。この結果得られた計数値データ74はシーケンス回路75に供給される。シー

この第2の実施例の画像縮小回路では、1/5までの縮小が可能な構成となっているが、第7図では3/10の縮小が行われる場合を示している。同図aはクロック信号63の発生タイミングを表わしており、これに同期して同図b~fに示すように画信号64~68が1回素ずつずれながら出力されることになる。

ところで、一般に q / p ( < 1 / 2 ) の縮小を 行う場合、本発明ではこれを分子が"1"となる 1または複数の分数の組み合わせで実現する。こ れを一般的な式で表わすと次のようになる。

$$\frac{1}{n} \left( \geq \frac{q}{p}, n > 2 \right), \frac{1}{n-1}, \dots, \frac{1}{1}$$

但し、ここでn、p、qはそれぞれ整数である。 この実施例のように q / p が 3 / 1 0 の場合に は、これは例えば 1 / 3、1 / 3、1 / 4 の組み 合わせとなる。また例えば q / p が 3 / 7 とする と、これは一例として 1 / 2、1 / 2、1 / 3の 組み合わせとすることができる。

すなわちこの実施例の場合には、先の第3図に 示したようにまず3画素を1画素に変更するよう な制御が行われる。このとき、縮小指示信号 7 6 はこのような制御内容を示す信号となる。この結 果、シーケンス回路了5はクロック信号63を3 画素分カウントする時点でHレベルの入力クロッ クマスク信号79-1を発生させ(第7図i)、 この区間だけクロック信号63をクロック信号8 2-1 (第7図))として出力させることになる。 このとき、画信号は3画素分についての多数決が 行われる。そこで、そのタイミングで4、5画素 固定信号78(第7図h)がHレベルに変化し、 第4および第5のD・フリップフロップ60、 61の出力が固定され、3つの画信号64~66 (第7図 b~d) の多数決がとられる。ここで出 力が固定されたとは、それらの出力(この場合に は画信号67、68)がHレベルとLレベルに同 数ずつ分かれ、多数決に影響を与えないことをい う。多数決をとられた結果としての画信号

8 1 - 1 (第7図 k) は、出力端子 5 4 から出力 されることになる。

この多数決が行われるとき4、5 画素固定信号78はレベルになっている。佐って、第4 および第5 のD・フリップフロップ60、61の出力は固定されておらず、5 つの画信号64~68の多数決がとられる。多数決をとられた結果としての画信号81-2は、出力端子54から出力される。

最後の3 画素分については、先の3 画素分と同様な制御が行われ、画信号81-3とクロック信号82-3がそれぞれ出力されることになる。

以上第 I および第 2 の実施例では D ・フリップフロップ回路を用いて画信号の縮小処理を行ったが、シフトレジスタを用いた りランダム・アクセス・メモリ等の他の回路素子を用いても同様の処理を行うことができる。また第 1 の実施例では 3

画素分について無条件に多数決を行ったが、2画素を1 画素に変更する場合には、この2 画素で1 画素の信号状態を決定することができない場合のみ1 画素分の画情報を加え、3 画素について多数決を行うようにしてもよい。

## 「発明の効果」

このように第1の発明によれば、2 画素あるいは3 画素分の画情報から1 画素分の画情報を作成する際に3 画素分の画情報を基に多数決で信号状態を決定したので、比較的簡単な回路構成で良好な縮小画像を得ることができる。

また第2の発明によれば、縮小率の自由度が増し、しかも複数の画素から1 画素を作成する際に多数決の原理を使用したので、有効な情報の欠落が少なくなり、画質の良好な画像を得ることができる。

しかも、いずれの発明においても白の画素から 黒の画素に変化する点のように画情報の変化する 部分を一々検出しながら画像処理を行う処理方法 と比べるとハードウェアがはるかに簡単となり、

# 特開昭63-90962 (6)

処理のための時間が短縮されるという効果もある。 4.図面の簡単な説明

1 …… (縮小処理前の) 画素、

2、3……(縮小処理後の)画素、

12、34、56、81…… 画信号、

16、69……多数決回路、

18、63……クロック信号、

2 3 … … 線密度指定信号、

25、75……シーケンス回路、

2 8 … … データセレクタ、

33、71……アンド回路、

7 6 … … 縮小指示信号、

7 7 … … 2 、 3 画素固定信号、


7 8 … … 4 、 5 画素固定信号。


出願人


富士ゼロックス株式会社


代 理 人

弁理士 山 内 梅 雄









第 7 図

